IBM ha ideado una nueva forma de fabricar obleas de silicio

IBM junto a Tokyo Electron buscan crear un nuevo método de apilamiento vertical de obleas de silicio

A estas alturas todos conocemos la escasez mundial de chips. Parece que ha afectado a todas las industrias del mundo. Ahora IBM ha ideado una nueva forma de fabricar obleas de silicio que, según dice, podría aliviar un poco la tensión. Se ha asociado con Tokyo Electron (TEL) para crear un nuevo método de apilamiento vertical de obleas de silicio. Aunque el nodo de investigación más avanzado de IBM es actualmente el de 2nm, no indica qué proceso está utilizando para esta técnica. Sólo menciona que lo emplea para apilar obleas de 300 mm.

El anuncio de IBM afirma que es el primero de este tipo para una oblea de este tamaño. El objetivo es avanzar en la Ley de Moore haciendo que el apilamiento de obleas sea un proceso más sencillo. Esto permitirá a IBM añadir más transistores a un volumen determinado mediante el apilamiento. Señala que, tradicionalmente, el apilamiento en 3D sólo se ha utilizado en «operaciones de alta gama», como la memoria de gran ancho de banda (HBM). En particular, AMD también lo ha hecho recientemente con la caché L3 de su CPU Ryzen 7 5800X3D. También fue la primera compañía de tarjetas gráficas en usar HBM en una GPU con sus familias Fiji y Fury, allá por 2015.

El nuevo proceso de IBM es básicamente una nueva forma de unir las obleas de silicio

El apilamiento tradicional de chips requiere la utilización de vías de silicio pasantes (TSV) entre las capas. Esto permite que la electricidad fluya hacia arriba en la pila y que ambas capas trabajen en tándem. Para ello es necesario adelgazar la parte posterior de la capa para dejar al descubierto los TSV y que la otra capa se conecte a ellos. Las capas de una pila son muy finas, miden menos de 100 micras. Debido a su fragilidad, necesitan una oblea portadora que las soporte.

Normalmente, estas obleas portadoras son de vidrio. La oblea portadora se adhiere a la oblea para garantizar que pueda pasar por la producción sin sufrir daños. Una vez terminada la producción, el portador se retira con un láser UV. En algunos casos también se puede utilizar un portador de silicio, pero para separarlo de la capa es necesario aplicar una fuerza mecánica. Esto puede ser peligroso para la integridad de la oblea que debe proteger. Aquí es donde entra en juego el nuevo invento de IBM, que ha descubierto una forma de despegar dos obleas de silicio que es invisible para el mismo. Lo ha conseguido utilizando un láser infrarrojo para desacoplar las obleas.

Esto permitirá apilar dos obleas de silicio sin necesidad de utilizar soportes de vidrio. En su lugar, los fabricantes pueden saltarse ese paso y pasar directamente al silicio. IBM afirma que, además de simplificar el proceso al no tener que realizar este paso adicional, existen otras ventajas. Por ejemplo, dice que ayudará a eliminar los problemas de compatibilidad de las herramientas y de los mandriles, introducirá menos defectos y permitirá realizar pruebas en línea de obleas delgadas. Estas ventajas permitirán una «producción avanzada de chips», según IBM. También dice que su tecnología puede escalar muy bien.

IBM y TEL han estado trabajando en esta tecnología desde 2018

Esto podría ser un desarrollo crucial para la industria, dado el rumbo que están tomando las cosas en la fabricación de silicio. A medida que los tamaños de los nodos se reducen a menos de 2 nm, las tecnologías de empaquetado y apilamiento se convertirán en una ventaja crucial para las empresas que buscan aumentar el rendimiento cuando «pasar a un nodo más pequeño» ya no es una opción.

Intel ya está pensando en comenzar el apilamiento 3D avanzado con Meteor Lake, utilizando su tecnología Foveros. AMD está muy por delante en ese frente, como se ha mencionado anteriormente. Sin embargo, hasta ahora solo está apilando la caché L3 en sus CPUs con Zen 3. Sin embargo, hay rumores de que repetirá eso con Zen 4 también con los llamados productos Raphael-X. Aún no está claro si el apilamiento se empleará también en sus próximas GPU RDNA3.

IBM afirma que ha construido una instalación de herramientas beta en Albany, Nueva York, para trabajar en su nueva tecnología. En el futuro ampliará su trabajo. Su objetivo es llegar a crear una pila completa de chips en 3D utilizando esta tecnología. La empresa afirma que este avance contribuirá a solucionar los problemas de la cadena de suministro, al tiempo que permitirá obtener también ventajas de rendimiento.

«Esperamos que nuestro trabajo contribuya a reducir el número de productos necesarios en la cadena de suministro de semiconductores, al tiempo que ayude a mejorar la potencia de procesamiento en los próximos años».

Por Netón

Apasionado de la tecnología, el hardware y los videojuegos. Capitán del pequeño barco que es El Refugio 101.